1、如何選擇PCB板材？ 奫櫍D妀
選擇PCB板材必須在滿足設(shè)計需求和可量產(chǎn)性及成本中間取得平衡點。設(shè)計需求包含電氣和 蒿}>[+?梄
機(jī)構(gòu)這兩部分。通常在設(shè)計非常高速的PCB板子(大于GHz的頻率)時這材質(zhì)問題會比較重要。 l?遳,H€o
例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個GHz的頻率時的介質(zhì)損(dielectric loss)會對信號衰減 剜-?x泇
有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介 癄?V*驛0
質(zhì)損在所設(shè)計的頻率是否合用。 ]Х渧yzU
2、如何避免高頻干擾？ 續(xù)[ 濿帟
避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串?dāng)_ ?5 ?VO?
(Crosstalk)?？捎美蟾咚傩盘柡湍M信號之間的距離，或加ground guard/shunt traces 敓o8顴蠵Z?
在模擬信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。 託*2羄?
3、在高速設(shè)計中，如何解決信號的完整性問題？ 廡厯?壇Z
信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗 '嫿9?7"v
(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解 P損;迄W挵
決的方式是靠端接(termination)與調(diào)整走線的拓樸。 鵤c框9?^
4、差分布線方式是如何實現(xiàn)的？ 溭n齣p?
差分對的布線有兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距 ?仴?氰?
由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走 倫倘傖?
在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者 $5,謖訖守
side-by-side實現(xiàn)的方式較多。 錐ㄖ腂\w?
5、對于只有一個輸出端的時鐘信號線，如何實現(xiàn)差分布線？ 柃?sZ=欄3
要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時 憫醫(yī)沸瀛孇
鐘信號是無法使用差分布線的。 <y€K*3j6s!
6、接收端差分線對之間可否加一匹配電阻？ #YP蚏箹?
接收端差分線對間的匹配電阻通常會加, 其值應(yīng)等于差分阻抗的值。這樣信號品質(zhì)會好 ??n壬
些。 咇勢)煰N?
7、為何差分對的布線要靠近且平行？ 訡?矱+8
對差分對的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且驗檫@間距會影響到差分 `F諷愛炪v6
阻抗(differential impedance)的值, 此值是設(shè)計差分對的重要參數(shù)。需要平行也是因為要 皀Sv-摪Q?
保持差分阻抗的一致性。若兩線忽遠(yuǎn)忽近, 差分阻抗就會不一致, 就會影響信號完整性 V雷淚€u廄9
(signal integrity)及時間延遲(timing delay)。 r>eHつ恭C
8、如何處理實際布線中的一些理論沖突的問題 o?泔硝汎
1. 基本上, 將模/數(shù)地分割隔離是對的。 要注意的是信號走線盡量不要跨過有分割的地方 ?=V覻!?
(moat), 還有不要讓電源和信號的回流電流路徑(returning current path)變太大。 笅`0^A+驤?
2. 晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號, 必須滿足loop gain與phase的規(guī) ?Ιy訁&
范, 而這模擬信號的振蕩規(guī)范很容易受到干擾, 即使加ground guard traces可能也無法完 s h {€?
全隔離干擾。 而且離的太遠(yuǎn), 地平面上的噪聲也會影響正反饋振蕩電路。 所以, 一定要將 媺SweV?lt;
晶振和芯片的距離進(jìn)可能靠近。 侼?q6U@?
3. 確實高速布線與EMI的要求有很多沖突。 但基本原則是因EMI所加的電阻電容或ferrite 溷鲺鄴?u?
bead, 不能造成信號的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和PCB疊層的技 攕?劐?
巧來解決或減少EMI的問題, 如高速信號走內(nèi)層。 最后才用電阻電容或ferrite bead的方 l?梙 芋V?
式, 以降低對信號的傷害。 坽 'f婒碩?
9、如何解決高速信號的手工布線和自動布線之間的矛盾？ 爊}裝4o
現(xiàn)在較強(qiáng)的布線軟件的自動布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。 M宜v#菱H ?
各家EDA公司的繞線引擎能力和約束條件的設(shè)定項目有時相差甚遠(yuǎn)。 例如, 是否有足夠的約 砃尹a4甆
束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對的走線間距等。 這會影響到 c?lt;[*4諳
自動布線出來的走線方式是否能符合設(shè)計者的想法。 另外, 手動調(diào)整布線的難易也與繞線 iq:\?-?
引擎的能力有絕對的關(guān)系。 例如, 走線的推擠能力, 過孔的推擠能力, 甚至走線對敷銅的 櫣%,y@5垖?
推擠能力等等。 所以, 選擇一個繞線引擎能力強(qiáng)的布線器, 才是解決之道。 ?€碑?
10、關(guān)于test coupon。 {G僠?耬?
test coupon是用來以TDR (Time Domain Reflectometer) 測量所生產(chǎn)的PCB板的特性阻抗是 K? u>﹕ ?
否滿足設(shè)計需求。 一般要控制的阻抗有單根線和差分對兩種情況。 所以， test coupon上 箳?n
的走線線寬和線距(有差分對時)要與所要控制的線一樣。 最重要的是測量時接地點的位 d＾畝 譯P
置。 為了減少接地引線(ground lead)的電感值， TDR探棒(probe)接地的地方通常非常接 吇弭3u噥?
近量信號的地方(probe tip)， 所以， test coupon上量測信號的點跟接地點的距離和方式 絭Y鷺6 )o
要符合所用的探棒。 /-|佸Y_崸[
?湞i